I/O Designer FPGA--PCB辅助设计模块 |
I/O Designer可为FPGA管脚分配、原理图符号创建及PCB中BGA封装网络优化提供了图形化的集成环境；连接FPGA管脚分配与PCB布局布线，使改进管脚分配变得轻而易举；可自动跟踪HDL源代码、FPGA管脚分配及PCB管脚网络信息的改变并进行同步更新提示；最大程度确保管脚分配信息在HDL设计、FPGA布局布线约束及PCB设计环境中的一致；支持各FPGA厂家的器件库，可根据需要指定或改变HDL源代码的实现器件；可根据管脚分配信息自动对比并更新HDL源代码、FPGA布局布线约束及BGA封装网络，避免了手工修改的烦琐与疏漏。 |
主要功能：
数据同步管理
在FPGA到PCB的设计流程里，HDL信号与FPGA管脚的映射信息必须严格保持一致。I/O Designer可以自动监测各个流程对管脚分配信息的修改，并提示其他流程及时同步更新，确保管脚分配信息在整个设计流程中的一致性。首先，I/O Designer支持手工或自动完成HDL信号到FPGA管脚的映射，并根据映射结果创建FPGA布局布线约束文件，然后结合HDL源文件生成用于板级设计的原理图符号、元件属性及管脚属性等信息； |
 |
|
此外，I/O Designer还可以导入板级原理图或PCB设计中对管脚分配的修改操作，如管脚互换、逻辑门互换等，从而更新FPGA布局布线约束。
对于FPGA/PCB的同步设计，I/O Designer是一个功能强大且独一无二的解决方案，它为“FPGA布局布线-约束文件-板级PCB设计”提供了强有力的双向数据交换环境，设计者可以通过I/O Designer创建HDL信号、原理图符号、PCB布线规则、管脚电气信息、FPGA布局布线约束等多种数据，并传递给HDL、FPGA布局布线、PCB等各个设计流程，有效地实现了从概念设计、芯片设计到系统设计的无缝衔接。 |
原理图符号 |
 |
I/O Designer自带一个可订制的原理图符号（Symbol）与管脚（Pin）外形库，支持所有符合工业标准的Symbol与Pin的外形，设计者可以根据需要订制Symbol及Pin的形状。I/O Designer兼容多种文件格式的原理图与Symbol，可将自己创建的原理图及Symbol导出至Design Architect、Board Architect、DxDesigner、Design Capture、Design View等环境中，同时支持EDIF、XML |
|
| 等格式的原理图及Symbol文件的导入。 |
 |
动态管脚分配与优化
I/O Designer为创建与优化FPGA管脚映射提供了简单直观的操作界面，设计者可以将信号或FPGA管脚从各自的表格中直接拖到Symbol管脚或FPGA封装的管脚上，以此实现信号到管脚的分配；也可以在封装窗口中根据导入带有网络飞线的PCB布局视图，为优化管脚分配提供参考。每一次修改了管脚分配后，I/O Designer都会实时更新PCB网络飞线的交叉情况，并自动更新FPGA布局布线约束文件。 |
|
